Rainer Taube, Taube Electronic Berlin
Nach der Umstellung auf RoHS-konforme Lötprozesse auf SAC und SC-Loten werden immer wieder Delaminationen und Hülsenrisse von Leiterplatten- und Baugruppenherstellern bemängelt. Der Leidensdruck ist also nach wie vor noch vorhanden. Eine Ursache sind die nicht ausreichenden Kenntnisse der Eigenschaften von Basismaterialien und den daraus entstehenden Fehlbestellungen mit Spezifikation FR4. Die Konsequenz war die Gründung der Arbeitsgruppe. Teilnehmer der Projektgruppe sind 6 Leiterplattenhersteller, 1 Baugruppenproduzent, 1 Forschungsinstitut und 1 Laminathersteller.
In den gezeigten Untersuchungsergebnissen sind Leiterplattenhersteller und Basismaterialien neutralisiert. Die ersten Untersuchungen fanden im Juli 2008 statt, weitere Leiterplatten wurden bis Oktober 2008 am FHG/ISIT gelagert und danach mit den festgeschriebenen Prozessen untersucht. Überprüft wurden bei den Untersuchungen lediglich die Delaminationen. Durch Modifikationen der Leiterplattenhersteller wurden drei unterschiedliche Lagenaufbauten erstellt, die sich im Harzgehalt von 45% bis 64% unterschieden.
Für die Festlegung des verwendeten Temperaturprofiles wurde das Qualifikationsprofil aus der J-STD-020 verwendet, unter der Annahme dass auch die Leiterplatten als Bauteil betrachtet werden kann. Als weitere Grundlage wurde festgelegt, dass Leiterplattenmaterialien die ein 6maliges Durchlaufen des Profiles ohne Fehler überstehen, für den Lötprozess mit SAC und SC-Loten verwendet werden können. Für Materialien die den Untersuchungszyklus nicht bestanden haben, wur de ein neuer Zyklus mit einer jeweils 5°C niedrigeren Temperatur, bis zu einer Absenkung auf 230°C, gefahren.
Zum besseren Verständnis der Eigenschaften werden noch einmal die Kenngrößen dargestellt und darauf hingewiesen, dass der von Engelmaier aufgestellte „Solder Temperature Impact Index“ STII = (Tg (TMA) + Td)/2 -10 x Zcte(50 – 206°C) >= 215 für die Verwendung in bleifreien Lötprozessen mit SAC und SC-Loten sein sollte. In den auf den Folien gezeigten Tabellen mit den Ergebnissen ist besonders beim Leiterplattenhersteller 5, der alle 3 Aufbauvarianten hergestellt hat, der unterschiedliche Ausfall beim Durchlauf des Prozesszykluses durch Delamination zu beachten.
Die Ergebnisse beim ISIT nach einer Lagerung von ca. 4 Monaten sind im Vergleich zu den ersten Ergebnissen im Juli um einige Stufen schlechter, obwohl die verwendeten Tem peraturprofile nicht voneinander abweichen und sich der gemessenen Feuchtigkeitsverlust nicht unterscheidet. Auch ein Nachtest nach ½ Jahr Lagerzeit hat einen frühzeitigen Ausfall im Vergleich zu den ersten Ergebnissen gezeigt. Mit Trocknung der Leiterplatte konnte lediglich eine Stufe gewonnen werden.
Der Gewichtsverlust durch die lange Lagerung kann nicht nur allein durch den Verlust der Feuchtigkeit erklärt werden und bedarf noch einer weiteren Untersuchung. Mit der Herabsetzung der Prozesstemperatur verschieben sich die Ausfälle, wie die Ergebnistabellen des ISIT zeigen, nach hinten, d.h. immer mehr Prozesszyklen können bis zur Delamination durchgeführt werden. Festzuhalten ist auch, dass die Delaminationserscheinungen auch je nach Leiterplattenhersteller variieren.
Die Delaminationen entstehen sowohl in der Grenzfläche zwischen Harz und Gewebe, wie auch zwischen dem Gewebe und der Kupferkaschierung. Die Ergebnisse der bisherigen Untersuchungen bestätigen, dass „Standardmaterialien“ ein Risiko beinhalten und für die bleifreien Prozesse die Beachtungen der Eigenschaften besonders notwendig sind. Besonders auf die Lagerzeit und die Aufbewahrungsart ist achten. Unterschiedliche Leiterplattenoberflächen zeigten keinen Einfluss auf die Delamination.
Welche Folgerungen sind aus den bisherigen Untersuchungsergebnissen zu ziehen:
- Es sind neben der Feuchtigkeit noch andere Ausfallsmechanismen zu betrachten
- Hat der Tg-Wert und der Aushärtegrad,bzw. der Harzanteil der Prepegs einen Einfluss?Die unterschiedlichen Ergebnisse im Lagenaufbau sprechen dafür.
Daraus folgern die Aufgaben für die nächsten Untersuchungen, Kontrollmessungen nach langer Lagerung mit und ohne vorherige Trocknung der Leiterplatten und Ermittlung des realen Tg-Wertes und des Aushärtegrades der Prepegs. Eine Kommunikation und ein Verständnis zwischen Leiterplattendesigners, Leiterplattenhersteller und Baugruppenproduzenten muss entstehen. Eine Auswahl der Materialien nach Fertigungsprozes s und nachfolgendem Einsatz im Feld sollte gegeben sein. Ein Ansatz dafür ist eventuell die in Arbeit befindliche IPC-Richtlinie 1601 für die Handhabung von Leiterplattenmaterialien in Bezug auf Herstellung, Lagerung und Produktion
Unterlagen komplett als Download (für Mitglieder):
Der weitere Inhalt ist nur für angemeldete Mitglieder sichtbar. Nach der erfolgreichen Anmeldung wird der Inhalt freigeschaltet.
Anmeldung - Mitgliederbereich
Kein Mitglied im iBFE? Hier Anmeldung im iBFE als PDF herunterladen.
