Helge Schimanski, Fraunhofer ISIT
Der Beitrag zeigt die Ergebnisse von Lötversuchen des Halbleiterherstellers Nexperia und des Fraunhofer ISIT mit dem niedig schmelzenden Lot SnBiX . Dazu wurden weit verbreitete IC-Gehäusetypen (leaded, leadless, chip scale und chip scale mit SAC solder balls) mit unterschiedlichen Kontaktmetallisierungen des mikrodotierten Zinn-Wismut-Lot in einem Niedertemperatur-Lötprozess (low temparture solder = LTS) verarbeitet und mit den Lötstellen von etablierten SAC-Loten verglichen. Analysiert und direkt gegenüber gestellt wurden die Fertigungsqualität und Ergebnisse der Zuverlässigkeitstests Temperaturschock, Drop Test und Schertest mit InSitu-Monitoring für NSL- und SAC-Lot.
Der weitere Inhalt ist nur für angemeldete Mitglieder sichtbar. Nach der erfolgreichen Anmeldung wird der Inhalt freigeschaltet.
Anmeldung - Mitgliederbereich
Kein Mitglied im iBFE? Hier Anmeldung im iBFE als PDF herunterladen.